10月1日に都市センターホテルで経済産業省主催の産業標準化事業表彰式が開催され、産業技術環境局長表彰を受賞した。趣旨としては「標準の策定に貢献し今後とも継続的な活動が期待できる方に対する表彰」とあり、まだまだ頑張れという激励と拝察する次第である。

サラリーマンとして3つの会社に勤め、今は個人事業を営んでいるが、会社が変わっても継続している活動が二つある。今回表彰された標準化活動ともう一つが地元U12サッカークラブでのボランティア活動である。強い意志と熱い情熱を持つことは当然であり、これに加え私を支えてくれる周囲の人々があってはじめて継続できるのである。この場を借りて心から感謝申し上げたい。

標準化における私の専門は設計自動化を目的としたエレクトロニクス設計記述言語で、簡単に言うとコンピュータが読み書きできる言葉を扱っている。1988年にEDIFという標準フォーマットを切欠にこの世界に入り、現在では世界中で使われているVHDL、VerilogHDL、SystemCとSystemVerilogという標準言語の開発と普及に関わった。2013年からは新たに電子実装分野の標準規格開発に関わり現在に至っている。

私にとって標準化活動による最大の恩恵は、同じ技術課題を抱える世界中のエキスパートに出会い、議論し、解決策を見出すプロセスを共有できることである。基本的に人は他の人と異なる考えを持つことが当然であり、互いに相違点を認めたうえでリスペクトし、共通点と妥協点を見出す。このプロセスを経験する度に人的ネットワークが拡がり、自分が人として少し成長したという感覚を得ることができる。あと数年は周囲の人に迷惑を掛けながら、それでも老害に注意しながら、標準化活動を続ける積りである。

今後とも宜しくお願い申し上げます。